
Microeletrônica


Aula #2 -> Inversor - comportamento estático e dinâmico

- □ Professor: Fernando Gehm Moraes
- □ Livro texto:

Digital Integrated Circuits a Design Perspective - Rabaey

C MOS VLSI Design - Weste





Revisão das lâminas: 07/março/2025


Portas Lógicas Digitais: Parâmetros Fundamentais


- Funcionalidade
- PPA
 - Power
 - Performance
 - Area
- Energia


Ruído em Circuitos Integrados Digitais

Ruído significa variação indesejada de tensão ou de corrente nos nós lógicos

Fontes de ruído (figura 1.10):








Acoplamento Indutivo


Acoplamento Capacitivo

Ruído de Alimentação


Most noise in a digital system is internally generated, and the noise value is proportional to the signal swing. Capacitive and inductive cross talk, and the internally-generated power supply noise are examples of such. Other noise sources such as input power supply noise are external to the system, and their value is not related to the signal levels. For these sources, the noise level is directly expressed in Volt or Ampere. Noise sources that are a function of the signal level are better expressed as a fraction or percentage of the signal level. Noise is a major concern in the engineering of digital circuits. How to cope with all these disturbances is one of the main challenges in the design of high-performance digital circuits and is a recurring topic in this book.



Porta Ideal




Operação DC: Característica de Transferência de Tensão



→ Porque V_M na meia-excursão do tensão de entrada?

OBS: Não V_M confundir com V_T que é a tensão de threshold do transistor

Mapeamento entre sinais analógicos e digitais



Resposta Estática

- Excursão da saída igual aos valores da alimentação
- Os níveis lógicos não dependem do dimensionamento dos transistores
- Baixa impedância de saída (< 10 kΩ) ideal: zero
- Altíssima resistência de entrada ideal: infinita
- Curva de transferência de tensão (VTC) simétrica
- Tempo de propagação do sinal é função:
 - capacitância de carga
 - resistência dos transistores
- Não há dissipação de potência estática
- Caminho de corrente direto durante o chaveamento

$\rm V_{\rm gsn5}$ **FIGURE 2.25** A CMOS inverter $V_{\rm DD}$ В V_{gsn3} Α V_{gsn2} V_{out} , V_{gsn1} V_{gsp2} V_{gsp3} 0 V_{gsp4} D (c) $\rm V_{\rm DD}$ $V_{DD}/2$ V_{gsp5} V_{tn} $V_{DD} - |V_{tp}|$ (a) V_{in5} $\boldsymbol{V}_{\text{in0}}$ I_{DD} V_{in4} V_{in1} I_{dsn}, II_{dsp}| V_{in2} V_{in3} V_{in3} V_{in4} 0 $\boldsymbol{V}_{\text{in2}}$ (d) (b) $V_{\rm DD}$ $\rm V_{\rm DD}$ V_{in}


Comportamento DC do inversor CMOS estático

FIGURE 2.26 Graphical derivation of CMOS inverter DC characteristic

 V_{DD}

Curva de corrente dos transistores N e P


Pontos válidos In = Ip (dado que eles estão em série ente vcc e gnd)




Vin=0:

Saida = Vdd

Transistor N e P com corrente ≈ 0




Vin=1: Saída ainda próxima de Vdd Início de condução do transistor N




Vin=3:


Passagem abrupta para saída próxima de zero



Curvas de Transferência de Tensão (VTC)



Corrente com carga de saída




Entrada 0 satura o T_P

NMOS


1

Efeito da rampa




Entrada 0 satura o Tp

1



(a) Low-to-high

Entrada 1 satura o T_n



(b) High-to-low

Rampa "rápida" (baixo slew)


td =
$$19.689 \text{ ps}$$


ts = 18.981 ps
tot power = $2.82e-06$

Rampa "lenta" (alto slew)


Variação do Tamanho do Transistor - W

Nominal: relação entre Wp/Wn igual a relação da mobilidade $\mu n/\mu p$. Exemplo: - Wp= 6, Wn=2 e $\mu n/\mu p$ =3





Propriedade de Regeneração



Inversor pode ser visto como um amplificador






Figure 1.14 The regenerative property.


Propriedade de Regeneração




Inversor pode ser visto como um amplificador




porta com regeneração (alta margem de ruído)





Propriedade de Regeneração



Excursão do sinal de entrada: 0 e 1.2 V


V0 (0.59 – 0.61 V)


Entrada muito "ruim", próxima à meia excursão do sinal de entrada

$$V1 (0.50 - 0.67 V)$$

$$V2 (0.10 - 1.1 V)$$

$$V3 (0 - 1.2 V)$$





Propriedade de Regeneração





Figure 1.15 Conditions for regeneration.


porta com regeneração (alta margem de ruído)


porta sem regeneração (baixa margem de ruído)

Definição de Atrasos



Oscilador em Anel







$$T = 2 \times t_p \times N$$

T = período do oscilador

Considere um oscilador em anel de 5 estágios, tendo o inversor tr=2,6 ns (tempo de propagação de subida de um inversor) e tf=1,4 ns (tempo de propagação de descida de um inversor).





Oscilador com 15 estágios

Tempo de propagação de um inversor

```
.measure tran tf trig v(n) val=0.6 td=1n rise = 10 + targ v(o) val=0.6 fall = 10 .measure tran tr trig v(n) val=0.6 td=1n fall = 10 + targ v(o) val=0.6 rise = 10
```

RESULTADO:


tf = 1.31323e-11 tr = 1.29394e-11

$$Tp = 12,986 ps$$

$$T = 2 * Tp * 15 = 389,576 ps$$

Dica:

.ic v(a)=1.2



Oscilador com 15 estágios

a b c d e f g h i j k l m n o

Tempo de propagação de um inversor

```
.measure tran tf trig v(n) val=0.6 td=1n rise = 10 + targ v(o) val=0.6 fall = 10 .measure tran tr trig v(n) val=0.6 td=1n fall = 10 + targ v(o) val=0.6 rise = 10
```

```
.measure tran periodo param = '(tf+tr) * 1e9 * 15'
.measure tran freq param = '1/periodo'
```

Medindo diretamente o período:

```
.measure tran periodo_o trig v(o) val=0.6 td=1n rise = 2
+ targ v(o) val=0.6 rise = 3
```

Resultado do measure

```
freq = 2.56689 → frequência de oscilação igual a 2,57 GHz periodo = 0.389576 periodo o = 3.89551 e-10
```


Sub-threshold

Vcc=1.0 → tp ≈12 ps

$$Vcc=0.2 \rightarrow tp \approx 1.8 \text{ ns} = 1800 \text{ ps}$$

Funciona corretamente, mas

- 150x mais lento
- baixíssima margem de ruído




```
M1 vcc iv out vcc psvtgp w=wp I=0.06 M2 0 iv out 0 nsvtgp w=wn I=0.06
```


vcc vcc 0 dc **0.2** vin1 iv 0 pulse (**0.2 0** 0 0.05N 0.05N 100n 200n)

C1 out 04fF


Measurement Name: transient1
Analysis Type: tran
diff = -154.777
phl = 1.71937e-09
plh = 1.87415e-09


CMOS Inverter






CMOS Inverter







http://cmosedu.com/jbaker/courses/ee421L/f13/students/lamorea3/Lab5/lab5.html

CMOS Inverter






Figure 5.15 Layout of two chained, minimum-size inverters using SCMOS Design Rules (see also Color-plate 6).


Two Inverters

- Share power and ground
- Abut cells






Fan-in e Fan-out






CMOS Inverter Propagation Delay



$$V_{in} = 0$$

(a) Low-to-high



$$V_{in} = V_{DD}$$


(b) High-to-low

$$t_{pHL} = f(R_{on}.C_L)$$

= 0.69 $R_{on}C_L$

Figure 5.6 Switch model of dynamic behavior of static CMOS inverter.

Transient Response



Dissipação de Potência

• Potência de pico: importante para dimensionar as linhas de alimentação

$$P_{peak} = i_{peak} V_{supply}$$


• **Potência média**: importante para cálculo de dissipação de calor e de dimensionamento das baterias

$$P_{av} = \frac{1}{T} \int_{0}^{T} p(t)dt = \frac{V_{supply}}{T} \int_{0}^{T} i_{supply}(t)dt$$


- Componentes da correnete:
 - Estático: devido às correntes de fuga
 - Dinâmico: proporcional ao chaveamento do inversor

CAPACITÂNCIAS

- □ A capacitância de um sinal é composta por:
 - capacitância de saída da porta lógica (DRENO/SOURCE)
 - capacitância de roteamento
 - somatório das capacitâncias de gate conectadas ao sinal



Capacitâncias parasitas




Roteamento

- □ A carga do roteamento deve ser acrescida ao C_L na equação do atraso das portas.
- Hoje o atraso devido ao roteamento é da mesma ordem de grandeza do atraso das portas lógicas.

 $r \rightarrow \Omega / \mu m$ (resistência por unidade de comprimento)

 $c \rightarrow F / \mu m$ (capacitância por unidade de comprimento)

atraso no fio :
$$t = 0.7 \cdot \frac{r.c.l^2}{2}$$



Roteamento

□ linhas longas

- Supondo: $r=20\Omega/\mu m$ e c=0,4 fF/ μ m
- Atraso em uma linha de 1000 μ m

$$t = 0.35 \cdot 20 \cdot 0,4e-15 \cdot (1000)^2 = 2.8ns$$

Atraso em uma linha de 2000 μ m

$$t = 0.35 \cdot 20 \cdot 0,4e-15 \cdot (2000)^2 = 11.2ns$$

Solução indicada para acelerar a linha de 2000 μm:

1000
$$\mu$$
m (2.8ns) $t_{buffer} < 1$ ns